在分析同步数字体系中2.048Mbps支路信号E1异步映射复用进VC-4的过程的基础上,对系统中各功能模块的设计原理进行了详细阐述,重点讨论了时钟/使能信号产生电路的功能及设计.最后,完成了E1/VC-4复接器电路的设计与实现,并基于ALTRA/EP1C6T144C8环境完成了验证. 



基于FPGA的E1VC4数字复接器的设计与实现.pdf

*博客内容为网友个人发布，仅代表博主个人观点，如有侵权请联系工作人员删除。