异步FIFO是一种不同时钟域之间传递数据的常用方法.本文提出一种新颖的异步FIFO设计方案.此方案避免了使用大量的同步寄存器,减小了芯片面积并且提高了工作频率.DC综合的结果表明,用此方法设计的FIFO性能有了显著提高. 


基于Verilog HDL的异步FIFO设计与实现.rar

*博客内容为网友个人发布，仅代表博主个人观点，如有侵权请联系工作人员删除。