提出了一种利用外接CPLD提高SRAM工艺FPGA设计安全性的方法.该方法利用异步采样电路的不确定性生成随机序列,并且每次上电都产生不同的随机序列,断绝了剽窃者通过克隆序列对系统进行破解的可能性.此外,芯片之间通信采用了M序列加密,以进一步增强系统的安全性. 


利用异步采样电路提高SRAM工艺FPGA的设计安全性.rar

*博客内容为网友个人发布，仅代表博主个人观点，如有侵权请联系工作人员删除。