AES算法的快速硬件设计与实现——AET/2006 32(5)

新闻 | 论坛 | 博客 | 在线研讨会

AES算法的快速硬件设计与实现——AET/2006 32(5)

Tiffany | 2009-04-01 11:29:09 阅读：625

基于FPGA并采用流水线技术和优化设计,提出了一种更高效的AES算法IP核的硬件设计方法.在使用较低时钟频率的情况下,可以获得更大的数据吞吐量和更快的传输速度.

AES算法的快速硬件设计与实现.rar

*博客内容为网友个人发布，仅代表博主个人观点，如有侵权请联系工作人员删除。

Tiffany的早餐

最近文章

基于DSP的DGPS导航定位系统的设计与实现——AET/2006 32(3)
2009-04-03 10:44:43

基于嵌入式微处理器EP9315的二次开发技术——AET/2006 32(3)
2009-04-03 10:43:05

异质多处理器芯片中的数据流核心设计——AET/2006 32(3)
2009-04-03 10:40:47

阅读更多文章，狠戳这里

推荐文章

如何选择国产串口屏？

1655882624 阅读：1128

使用Cppcheck对代码进行静态检查

1655882624 阅读：2458

晶台光耦在太阳能逆变产品上的应用拆解

1719801365 阅读：5885

3DGS：革新自动驾驶仿真场景重建的关键技术

1728960671 阅读：6718

最近访客