新闻  |   论坛  |   博客  |   在线研讨会
AES算法的快速硬件设计与实现——AET/2006 32(5)
Tiffany | 2009-04-01 11:29:09    阅读：634   发布文章

基于FPGA并采用流水线技术和优化设计,提出了一种更高效的AES算法IP核的硬件设计方法.在使用较低时钟频率的情况下,可以获得更大的数据吞吐量和更快的传输速度. 



AES算法的快速硬件设计与实现.rar

*博客内容为网友个人发布，仅代表博主个人观点，如有侵权请联系工作人员删除。

参与讨论
登录后参与讨论
Tiffany的早餐
最近文章
基于DSP的DGPS导航定位系统的设计与实现——AET/2006 32(3)
2009-04-03 10:44:43
基于嵌入式微处理器EP9315的二次开发技术——AET/2006 32(3)
2009-04-03 10:43:05
异质多处理器芯片中的数据流核心设计——AET/2006 32(3)
2009-04-03 10:40:47
阅读更多文章，狠戳这里
推荐文章
并联还是串联？MDD稳压二极管多颗配置的使用技巧与注意事项

1721030087 阅读：906

干货丨Profinet转Canopen网关，让不同协议设备互联互通

1645687175 阅读：4256

阿维塔汽车CAN总线数据适配技术解析与免破线数据采集实践

1582602361 阅读：4164

[Java编译运行] 错误: 找不到或无法加载主类 HelloWorld ——解决办法

eleaction01 阅读：8159

最近访客