设计了一种基于FPGA平台的并行处理流水线结构,配合高速查表,可支持10Gbps接口的报文转发.该设计已应用在国家863计划重大课题"可扩展到T比特的高性能IPv4/v6路由器基础平台及实验系统"中,并通过测试. 


10Gbps线速转发引擎的并行流水线设计与实现.rar

*博客内容为网友个人发布，仅代表博主个人观点，如有侵权请联系工作人员删除。